臺積電一年一度的技術論壇訂下周四（25）日在新竹登場，在美商應材公司材料技術獲致重大突破下，預估臺積電5nm制程量產(chǎn)藍圖將更加確定，預料論壇中將揭橥5nm量產(chǎn)時程，也將成為全球第一個對外宣布提供5nm代工服務的晶圓廠。

臺積電供應鍵透露，今年臺積電技術論壇將由共同執(zhí)行長暨總經(jīng)理魏哲家擔綱主持，除揭示臺積電引以為傲的7nm即將于今年底進行投片量產(chǎn)外，也將確立5奈米制程試產(chǎn)和量產(chǎn)時程；同時也會針對市場矚目的3nm設廠地點，提出進一步的說明。

應材昨（17）日宣布成功運用鈷金屬材料取代銅，作為半導體先進制程中進行沉積制程的關鍵材料，且獲致導電性更佳和功耗更低、讓芯片體積更小等重大突破，讓摩爾定律得以延伸推進到7奈米，甚至到5奈米和3奈米，預料將使臺積電等晶圓制程廠7奈米量產(chǎn)腳步加速。

美商應材研發(fā)人員昨專程來臺宣布這項重要材料創(chuàng)新技術，也意謂應材在半導體先進制程設備和材料運用，持續(xù)扮演領先地位，并透露包括臺積電等晶圓制造廠將先進制程推進至7奈米以下的商業(yè)化腳步，更向前邁進一大步。

應材表示，目前各大晶圓制程廠已導入在7奈米制程采用這項新的材料革新，如果成效良好，不排除可能在7奈米就可以看到導入鈷金屬取代銅制程技術變革。

應材表示，當半導體金屬沉積制程進入7奈米以下的技術節(jié)點時，鏈接芯片中數(shù)10億個晶體管的導線電路漸漸成為技術瓶頸。 一方面要擴增芯片上晶體管的數(shù)量，一方面追求系統(tǒng)整合芯片封裝，縮小導線進而增加晶體管密度是必然的趨勢。

但應材強調，當導線的截面積減少，導電區(qū)域的體積也減少，這會造成電阻增加，阻礙最佳效能的實現(xiàn)。 這種阻容遲滯有賴以創(chuàng)新突破技術瓶頸，包括在阻障層、內襯層微縮制程，以及運用新的材料，以利在更狹小的空間中改善導電特性。

應材強調，為了解決導線的電阻問題，用新的鈷取代傳統(tǒng)的銅，并運用多年累積的沉積制程技術，同時將物理氣相沉積、化學氣相沉積和原子層三種不同沉積制程技術，整合在同一設備平臺上，運用單一整合程序，制造復雜的薄膜堆棧結構。

應材指出，以鈷取代傳統(tǒng)銅進行沉積制程的關鍵材料，已獲致傳導性更快且功耗更低等優(yōu)越性能，同時大幅節(jié)省芯片體積，芯片效能更快、體積更大。